エッジトリガ型フリップフロップ

１．エッジトリガ型フリップフロップ

クロック信号の立ち上がりまたは立下りで動作するものを エッジトリガ型フリップフロップと呼ぶ。 マスタースレーブ型も動作上は同じであり、回路記号では両者の区別はない。

２．エッジトリガ型Dフリップフロップ

下図にエッジトリガ型Dフリップフロップを示す。

• CK = 0のとき、NANDゲートg₂、g₃の出力は共に 1 であるから、 本体FFは出力は変化しない（出力保持状態）。 このとき、入力FFのゲートg₄の出力はDである。 同じく入力FFのゲートg₁の出力はDである。
• ここで CK = 1 に変わったとする。 その直前で D = 1 の場合は、 入力FFのg₂の出力が１から 0 （D）に変わる。 （もう一つの入力FFのg₃の出力は変わらない。） すなわち、S＝0 となり、本体FFの出力Qは１となる。 （直前の状態が１ならば、そのまま１。直前の状態が０ならば、０から１に変わる）
• CK = 1 に変わる直前で D = 0 の場合は、 入力FFのg₃の出力が１から 0 （D）に変わる。 （もう一つの入力FFのg₂の出力は変わらない。） すなわち、R＝0 となり、本体FFの出力Qは０となる。

  要するに、CKの値が0から1に変わると、入力Dの値が本体FFに現れる。

• CK = 1 の状態で、入力Dの値を変化させても、 ゲートg₄またはゲートg₁に阻止され、 ゲートg₂、g₃の値は変化しない。
• CK = 0 ではNANDゲートg₂、g₃の出力は共に 1 であるから、 本体FFは出力は変化しないことは最初に述べた。 このとき、入力Dを変化させると、ゲートg₄、g₁の出力は変化する。 すなわち、ゲートg₄の出力はD、g₁の出力はDである。
• CK = 0 の状態では、ゲートg₂の第1入力は D であり、 ゲートg₃の第3入力は D である。 すなわち、ここで入力がフリップフロップにセットされるのを待っているといえる。
• CK = 1 に変わると、この時の入力が 二つの入力FFにラッチされ、本体FFの入力となる。

図１． エッジトリガ型Dフリップフロップ
　

以上の動作は、下のシミュレーションで確認できる。

３．エッジトリガ型JKフリップフロップ

エッジトリガ型JKフリップフロップを図２に示す。 ただし、バイステーブル・ラッチに属するようであり、 立ち上がりで必ずしも出力がラッチされない。

図２のケースでは J=1 とするとg1の出力は１となり、この結果、g2の出力が０になり、本体FFのQ出力が１に変わる。 また、CK=１,J=0,K=0,Q=1 の状態で K=1 とすると、Q=0 に変わる。

図２．エッジトリガ型JKフリップフロップ

JavaScriptによるシミュレーションを下に示す。

SN74109およびSN74112の等価回路についても調べてみた。シミュレーションではうまく動作しなかった。 等価回路には省略があるためか、あるいは、回路の書き換え時のミスまたはシミュレーションの不備など別の原因があるかも知れない。

SN74109の二組のフリップフロップはエッジトリガ型Dフリップフロップに当たると思われるが、 図１では、入力FFが二つあるのに対して、こちらは一つである。安定した動作のためには、二つ必要ということかも知れない。

図３．エッジトリガ型JKフリップフロップSN74109の等価回路（プリセットとクリア端子は除く）

図４．エッジトリガ型JKフリップフロップSN74112の等価回路（プリセットとクリア端子は除く）

JavaScriptによるシミュレーションを下に示す。